- Japanese Patent Laid-Open Publication (A) Application Number: 857-144040 Application Date: August 20, 1982 Applicant: Hitachi Ltd. (12)
- (21)
- (22)
- (71)
- Inventor: Nobuya Ohba, et al. (72)

SPECIFICATION

- Title of the Invention Semiconductor Device
- 2. Scope of Claims
- (1) A semiconductor device characterized in that a surface layer of a main surface region is formed into a semiconductor layer under said surface layer and into a same conductivity type layer, and a concentration of said surface layer is set higher than an impurity concentration of said semiconductor layer in said main surface region of said semiconductor device.
- (2) A semiconductor device according to claim 1, wherein said surface layer is formed on a P-type silicon substrate and is a P-type well layer having a higher impurity concentration than said substrate has.
- (3) A semiconductor device according to claim 1, wherein said surface layer is a P-type well layer formed within a P-type impurity concentration layer formed on a high-concentration P-type silicon substrate.
- 3. Detailed Description of the Invention

The present invention relates generally to a semiconductor device, and more particularly to a semiconductor device including a structure capable of restraining a malfunction due to a pseudo signal in a solid-state imaging device, a MOS memory device, etc.

Description of the Prior Art

The solid-state imaging device is classified into an X-Y address scan type in which selection pulses signals are sequentially transmitted to pixels which have a photo-electric converting function and an accumulating function and are two-dimensionally arrayed, and signal charges accumulated therein are read out, and into a charge transfer type in which the signal charges accumulated in the respective images are transferred in one direction by a CCD (Charge coupled Device), a BBD (Bucket Brigade Device), etc that have a self-scan (transfer) function and are then extracted.

The single solid-state imaging device is, as illustrated in FIG. 1, configured such that an nMOS transistor is formed on a P-type silicon substrate 1, light beams H are, when getting incident, converted photo-electrically with the result that electric charges (-) are accumulated into an N-type source region 3. An accumulation capacitance is formed at a junction face between the P-type silicon substrate 1 and the N-type source region 3. A pulse voltage is applied to a gate 4 from a scan signal generator 9, whereby the charges (-1) accumulated in a source junction capacitance are read out of a drain 5 and output by a resistance R₁.

In the incident beams of light, the light having a short wavelength is converted into the electric charge on the surface of a source region 3, while the light assuming red and therefore having a long wavelength and the infrared light etc enter up

to an inner part of the region 3 and are converted into the electric charges. By the way, an eye of a person has a sensitivity covering wavelengths in the vicinity of approximately 700 nm, but does not react on the wavelengths over the range. The solid-state imaging device in FIG. 1, however, has the sensitivity covering the wavelengths in the vicinity of approximately 1000 nm. Hence, if used as the imaging device for a color TV etc, the red light and the infrared light appear to be white to the eye of the person. Such being the case, a scheme of allowing only the light having the wavelengths sensitive to the eye of the person to be incident involves fitting an IR (Infrared) filter to the front surface of the imaging device, and, as shown in FIG. 2, forming a P-type well (the impurity concentration: 2 x 10¹⁵cm⁻²) 62 on an n-type silicon substrate (the impurity concentration: 5 x 1014cm-2) 61, whereby holes in the substrate 61 re-couple and absorb the charges caused by the light having the long wavelengths as the red light and the infrared light have, which can not be blocked by the IR filter. As a matter of fact, as illustrated in FIG. 2, a plurality of wells 62, 62', 62" is formed on the single large substrate 61. A multiplicity of MOS transistors (63, 64, 65) or a plurality of photo diodes 10 is arrayed in matrix within the large well 62 among these wells, resulting in formation of a group of imaging devices. The transistors and diodes of vertical and horizontal scan circuits or charge transfer circuits are arranged in other wells 62', 62", and P-type well electric potentials of the photo diodes are controlled from the periphery.

Therefore, in the conventional solid-state imaging device, horizontal shading and a vertical smear occur, resulting in a decline of performance.

To start with, the horizontal shading will be described. As shown in FIG. 3, a well potential Vo of a central portion of the photo diode array is equivalently fixed to a well potential Vw of an external portion via a horizontal resistance R of the well 62. As a result, the well potential Vo fluctuates with a time constant determined by the well resistance R and by the well-to-substrate capacitance C, and a quantity of the fluctuation depends on a position of the diode array. example, when charged with the electricity with respect to the P-type well 62 by applying 3V to a drain 65, the photo diode in the vicinity of an electrode immediately follows 3V. The well potential Vo of the central portion becomes, however, gradually the potential Vw with a CR time constant, and it follows that a potential difference occurs at only 2.8V - 2.9V in a Pn junction. Accordingly, when this is displayed on a CRT (Cathode Ray Tube), a dark area appears to be bright.

Next the vertical smear will be described. The source region 63 and the drain region on the well 62 are equal in their

potentials, and an interval between the two regions is as short as of about 3 µm. Therefore, the charges generated in the well 62 get diffused, then reach the source region (n') 63 and should be accumulated, but arrive at the drain region (n') 65 also, as the case may be. The charges in the well 62 have the same migration distance, which is on the order of 3µm - 4µm, to the source or the drain. Hence, when reaching the drain region 5, even when none of the signal charges exists, the electric current flows to a reading line, and it follows that the white lines flicker on the CRT screen.

The disadvantages about the horizontal shading and the vertical smear of the solid-state imaging device have been explained so far, however, this is a problem applied to a general type of semiconductor device. For example, in the memory device, the n-layer is formed on the P-type silicon substrate, or alternatively, ithe n-layer is formed in the P-type well on the n-type silicon substrate, respectively. However, \(\alpha \)-lines get incident on the accumulating portion and are thereby converted into the charges, and the charges are accumulated in the accumulating portion. As a result, the elements accumulate therein alter, resulting in a problem that the malfunction is caused.

Object of the Invention

It is an object of the present invention for solving the problems inherent in the prior arts to provide a semiconductor device capable of restraining the pseudo signals due to the horizontal shading and the vertical smear in the case of the solid-state imaging device, and preventing the malfunction due to the $\alpha\text{-lines}$ in the case of the memory device. General Description of the Invention

The semiconductor device according to the present invention is characterized in that a surface layer of a main surface region is formed into a semiconductor layer under the surface layer and into a same conductivity type layer, and a concentration of the surface layer is set higher than an impurity concentration of the semiconductor layer in the main surface region of the semiconductor device. Embodiments of the Invention

FIG. 4 is a sectional view of a semiconductor device, showing an embodiment of the present invention.

In this case, FIG. 4 shows a sectional structure of one pixel in a photo diode array portion of a solid-state imaging device.

The numeral 71 represents a P-type silicon substrate (the impurity concentration: about 5 x $10^{14} \rm cm^2$), and the numeral 72 designates a P-type well having a higher concentration (the impurity concentration: about 6 x $10^{15} \rm cm^{-2}$) than the substrate 1 has. The numeral 62 stands for an n' diffused layer serving as a source of a MOS transistor of a vertical switch and a photo diode. The numerals 64 and 65 designate polycrystalline

silicon for a gate electrode and an n' diffused layer for a drain, respectively. Further, 66 and 67 represent a gate oxide film and a filed oxide film. respectively.

The conventional structure in FIG. 3 includes the well (P) 62 having the conductivity opposite to that of the substrate (n) 61. By contrast, in the present invention, as illustrated in FIG. 4, a high-concentration well (P) 72 having the same conductivity as that of the substrate (P) 71, thereby enabling a well resistance to be decreased and the vertical smear to be restrained.

In FIG. 4, a potential of the well 72 can be taken directly out of a rear surface via the substrate 71 having the same conductivity. Accordingly, there is no horizontal resistance R as in the conventional structure in FIG. 3, and hence the CR time constant is minimized, thereby enabling the fluctuation of the well potential to be reduced and uniformized.

FIG. 5 is a diagram showing a potential on A-A' in FIG. 4. A range 11 corresponds to a portion of the substrate 71, a range 12 corresponds to a portion of the well 72, and a range 13 corresponds to a portion of the n' diffused layer 63. The n' diffused layer 63 is reset to a video bias Vv, and the potential of the substrate 71 is fixed to Vw (which is normally an earth potential).

As described above, the signal charges converted with the light of a visible region effective in the solid-state imaging device for colors are generated mainly in regions 12, 13 close to the surface and accumulated in a high-potential portion of the n' diffused layer 63. On the other hand, the signal charges converted with the light of the near infrared light region having the long wavelength get incident up to the inner part and are therefore generated also in the region 11. The charges, when reaching the high-potential portion of the region 13 through the diffusion, become the pseudo signals called the vertical smear. In the semiconductor device according to the present invention, however, as illustrated in FIG. 5, the impurity concentration of the well 72 is set higher than the substrate 71, and therefore a potential barrier Vpa against electrons as shown in the following formula is formed, thereby restraining the diffusion of the unnecessary charges.

$$V_{PB} = \frac{KT}{a} \ell m \frac{n_P}{n_D} \dots (1)$$

where k is the Boltzmann constant, T is an absolute temperature, q is a charge quantum, $n_{\rm P}$ is an impurity concentration of the well layer, and $n_{\rm B}$ is an impurity concentration of the substrate.

As the potential barrier V_{PB} takes a larger value, though the diffusion of the unnecessary charges can be restrained, such



an effect occurs that the junction capacity and the substrate effect constant of the transistor become larger. In combination of this effect, the impurity concentrations of the regions 11, 12, i.e., the substrate 1 and the well 2 may be determined.

Note that The restrain effect S for restraining the diffusion of the unnecessary charges is expressed by the following formula.

$$S = C \times e \frac{qV_{PB}}{k_{-}}....(2)$$

where C is a proportional constant.

According to the present embodiment, the potential barrier V_{PB} of approximately 65 mV is formed, and the restrain effect S of the vertical smear obtains approximately 3-fold value as large as the case of having no barrier.

Thus, when applying the structure in FIG. 4 to the solid-state imaging device, it is feasible to remove the horizontal shading due to the fluctuation of the well potential and also to restrain the pseudo signals due to the vertical smear.

Incidentally, also when the semiconductor device having the structure in FIG. 4 is applied to the nMOS memory, the diffusion of the charges due to the α -lines is restrained, and hence the malfunctions are remarkably reduced.

FIG. 6 is a diagram of a vertical structure of the semiconductor device, showing another embodiment of the present invention.

The well 22 having the same conductivity according to the present invention is formed in a P-type impurity concentration layer 21 (which is grown based on, e.g., an epitaxial growth method) formed on a high-concentration P-type silicon substrate 20 (the impurity concentration: 10¹⁵cm⁻² or above). The well 22 is the P-type impurity concentration layer having a higher concentration than the impurity concentration layer 21.

The numerals 63 - 67 represent the same elements as those in FIG. 4, which are the n^\star diffused layer 63, the polycrystalline silicon 64 for the gate electrode, the n^\star diffused layer 65 of the drain, the gate oxide film 66 and the filed oxide film 67.

In the embodiment in FIG. 6/4 the substrate resistance can be reduced because of the high-concentration substrate 20. Besides, the charges generated in the substrate 20 are almost re-coupled and disappear within the substrate 20, and therefore the unnecessary charges diffused to the P-type impurity concentration layer 21 can be decreased.

FIG. 7 is a diagram of a circuit configuration of the solid-state imaging device to Which the present invention is applied.

The numeral 31 represents a photo diode, 32 stands for MOS transistor of the vertical switch, 33 designates a MOS transistor of the horizontal switch, 34 represents and output line, and 35, 36 denote a vertical scan circuit and a horizontal scan circuit.

A P-type region 37 where the photo diode array is disposed needs forming in the higher-concentration well than that of the P-type impurity concentration layer surface, however, other regions 38, 39, 40 may be formed in the same region as the high-concentration region 37% or may be formed on the P-type impurity concentration layer surface, or may also be formed within another high-concentration region.

FIG. 8 is a diagram of a circuit configuration of another solid-state imaging device to which the device according to the present invention is applied.

The photo diode array is formed in the P-type impurity concentration layer region 41 having a higher concentration than that of the P-type impurity concentration layer surface. Regions such as a vertical scan circuit region 42, a horizontal reading circuit (charge transfer device) region 44 and a coupling circuit region 46, may be formed as the same region as the regions 41 described above, or may also be formed in another high-concentration P-type impurity concentration layer.

Note that FIG. 7 shows an X-Y address scan type (MOS system) solid-state imaging device, and FIGS. 8 and 9 illustrate a charge transfer type (CCD system) solid-state imaging device.

FIG. 9 is a diagram of a circuit configuration of still another solid-state imaging device to which the present invention is applied.

The numerals 41, 43, 44 represent the same components as those in FIG. 8, and 56 designates the coupling circuit region having a built-in amplifier circuit. The photo diode array is formed in the higher-concentration P-type impurity concentration region 41 than that of the P-type impurity concentration layer surface.

The schemes described above are the cases to which the semiconductor device according to the present invention is applied, however, the present invention can be applied to the memory device in the same way.

The α -lines, when these α -lines radiated from the package travel within the substrate of the memory device, are converted into the charges, then get diffused and flow to the reading line. According to the present invention, however, the diffusion of the charges to the n'layer from the memory accumulating portion is restrained by the potential barrier via the

high-concentration impurity layer, resulting in the decrease of the malfunctions.

Note that each of the embodiments has exemplified the case in which the source and the drain of the nMOS transistor are formed in the n layer by use of the P-type semiconductor substrate. In the case of forming a PMOS transistor on a P layer by using an n-type semiconductor substrate, i.e., in the case of the solid-state imaging device and the MOS memory which handle the opposite charges (holes), the present invention exhibits the same effects.

Effects of the Invention

As discussed above, according to the present invention, the surface layer is set to the same conductivity as that of the semiconductor layer just under the surface layer, and the concentration of the surface layer is set higher than the impurity concentration of the semiconductor layer. It is therefore possible to fit the potential electrode from the rear surface via the substrate, to restrain the diffusion of the charges by forming the potential barrier, to reduce the horizontal shading and the vertical smear with respect to the solid-state imaging device and to reduce the malfunctions due to the α -lines with respect to the memory device.

4. Brief Description of the Drawings

FIG. 1 is an explanatory diagram of the principle of a solid-state imaging device; FIG. 2 is a perspective view of a conventional solid-state imaging device; FIG. 3 is an explanatory diagram of horizontalshading; FIG. 4 is a diagram of a sectional structure of the semiconductor device, showing an embodiment of the present invention; FIG. 5 is a diagram showing a potential on A-A' in FIG. 4; FIG. 6 is a diagram of a sectional structure of the semiconductor device, showing another embodiment of the present invention; and FIGS. 7, 8 and 9 are diagrams each showing a circuit configuration of the solid-state imaging device to which the present invention is applied.

1, 20: substrate, 2, 22: high-concentration well, 21: impurity concentration layer, 3: n* diffused layer serving as a source and a photo diode of MOS transistor of vertical switch, 4: polycrystalline silicon for gate electrode, 5: n* diffused layer for drain, 6: gate oxide film, 7: field oxide film.

SEMICONDUCTOR DEVICE

Publication number: JP59034657 (A)

Publication date: 1984-02-25

Inventor(s): NAKAI MASAAKI: TAKEMOTO KAYAO; OOBA SHINYA; ANDOU HARUHISA;

OZAKI TOSHIBUMI; MASUHARA TOSHIAKI

Applicant(s): HITACHI LTD

Classification:


H01L29/78; H01L27/146; H01L29/66; H01L27/146; (IPC1-7): H01L27/14; H01L29/76 - international:

H01L27/146F - European:

Application number: JP19820144040 19820820 Priority number(s): JP19820144040 19820820 PURPOSE:To enable to decrease the malfunction

Abstract of JP 59034657 (A)

by a method wherein a surface layer is made the same conductive type as the semiconductor layer immediately thereunder, and the concentration of the surface layer is more increased than the impurity concentration of the semiconductor layer. CONSTITUTION:In one picture element in the photo diode array part of a solid- state Image sensor, a P type Si substrate 71 has the impurity concentration of approx. 5X10<14&qt;cm<-3>, and a P type well layer 72 has a higher concentration than the substrate 71, the impurity concentration of approx. 6X10⁢15>cm⁢-3>.; The potential of the well 72 can be led out directly from the back surface via the substrate 71 of the same conductive type, therefore the resistance R in the transverse direction of the well 72 is eliminated accordingly CR time constant determined by the R and the capacitance C between the well and the substrate becomes the minimum, and the variation of well potentials can be decreased and made uniform. Consequently, horizontal shading due to the variation of well potentials is eliminated, and thus the dummy signal due to vertical smear can be suppressed. Also in the case of applying the semiconductor device to an N-MOS memory, the charge diffusion due to alpha rays is suppressed by a potential barrier, therefore the malfunction remarkably decreases.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-34657

5)Int. Cl.3 H 01 L 27/14 29/76 識別記号

⑩公開 昭和59年(1984)2月25日 庁内整理番号 発明の数 1 6819-5F 審查請求 未請求 7377-5F

(全 6 頁)

54半導体装置

22出

20特 8召57-144040

昭57(1982)8月20日

22 中井正章 明 者

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

@発 明 者 竹本一八男

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

者 大場信彌 の発 明

所内 安藤治久 %発明者

> 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究

加出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5 番1号

個代 理 人 弁理士 磯村雅俊

最終頁に続く

1. 発明の名称 半導体装置

2.特許納求の範囲

(1) 半導体装置の主表面領域において、該主表面 領域の表面層を該表面層下の半導体層と同導電形 とし、かつ該表面層の設度を上記半導体層の不純 物擬度よりも高くすることを特徴とする半導体数 微。

②前記表面層は、 P 形シリコン基板上に形成さ れ、該基板よりも高不総物設度のP形ウエル層で あることを特徴とする特許請求の範囲第1項記載 の半導体装置。

(3) 前記表面層は、高濃度 P 形シリコン基板上に 形成されたP形不純物濃度層内に形成されるP形 ウェル層であることを特徴とする特許請求の範囲 組1項記載の半導体装置。

3. 発明の詳細な説明

発明の対象

本発明は、半海体装置に関し、特に固体機像業

子、MOSメモリ素子等において、疑似信号によ る誤動作を抑圧できる構造を備えた半導体装置に 関するものである。

従来技術

固体撮像装置には、光能変換と蓄積の機能を持 つ2次元に配列された幽紫に、順次選択バルス信 号を送り、そとに審談された信号能荷を読み出し ていくXYアドレス走査形と、名画像に表積され た信号電荷を、自己走査(転送)機能を持つ CCD (Charge Coupsed Device) + BBD (Bucket

Brigade Device) 等により一方向に転送し、これ を取り出すณ荷転送形とがある。

1つの固体機像案子は、第1図に示すように、 P形シリコン振板1上にnMUSトランジスタを 形成し、光日が入射されると、これを光電変換し て電荷(一)をN形ソース領域3内に蓄積する。 P形器板1とN形ソース領域3の接合面で蓄積容 量が形成されている。走査信号発生器9からバル ス催圧をゲート4に加えることにより、ソース接 合容量に蓄積された電荷(一)がドレイン5から 飲み出され、抵抗 R 1 により出力される。

入射光のうち、波長の短いものはソース領域3 の表面で電荷に変換されるのに対し、波長の長い 赤、赤外等の光は領域3の奏まで入射されて電荷 に変換される。ところで、人間の目は、ほぼ700 nm 付近の放長まで感度を持ち、それ以上の彼長 に対しては反応しないが、第1回の固体機像要子 は約1000nm付近の被長まで感度を持つため、 カラー・テレビジョン等の撤像業子として用いる 場合には、赤、赤外等は人間の目に白色として感 じさせる。そこで、従来より、人間の目で感じる 波長の光のみを入射させるため、滋保案子の前面 に「凡フィルタを取り付けるとともに、乳2図に 示すように、 n 形シリコン遊板 (不納物設度 ~ 5 ×1014cm-1)61上にP形ウエル(不純物濃度 ~2×10¹゚cm ゚̄)62を形成して、1kァイル タで観止できなかつた赤、赤外等の最被長の光に よる電荷を基板自1内のホールで再続合させ路段 している。実際には、第2図に示すように、1つ の大きな遊板61上に複数のウェル62,621,621 を形成し、それらの中の大きなウェル62内に多数のMOSトランジスタ(63,64,65)あるいはホトダイオード10をマトリクス状に配置して操業子群とし、別のウェル62′、62′内には垂直と水平の走流凶路あるいは電荷転送凶路のトランジスタやダイオードを配置し、かつ周辺からホトダイオードのP形かな水に関係と制御している。

このため、従来より、固体接像架子では、水平 シェーディングおよび垂直スメアが生じて、性能 を依下させていた。

イオードは度ちに3Vに選従するが、中央部の クェル電位 Voit C R PP に対対しまって徐々に 電位 Voit C R PP に対サンクションでは28~29Vにしか W にしか W に W が W が W な く な される。

次ド、語离スメフドついて遊べると、ウエル62 上のソース候域63とドレイン仮域65は同電位であり、また両領域の間隔は83点mときわめてはい野線であるため、ウエル62内で発生した電荷は拡散することによりソース領域(n+)65にも到達してしまう場合が生する。ウエル62内電荷のソース、あるいはドレインまでの定行距離は、いずれも3~4μmと同一であるため、ドレイン領域5に判選すると、佐号電荷がよくても認出し線に電流が流れてしまい、CRT両面に上向自動が走るととにたる。

以上、固体維像素子の水平シェーデイングと垂 値スメアについての不都合を説明したが、これは 一般の半導体装置にも適合する問題である。例えば、メモリ架子では、従来、P 形シリコン 基板上に L 用を、あるいは L 形 ジリコン 基板上の L 形 ル 内 に L 解を、それずれ H 成 しているが、 a 線 関節に入射する ことにより それが 電 機 郡 に その に 例が 鉱 数 される 結果、 書 後 された 内 野 が 変 化 して 抵 動作を 引き 起 す という 問題 が ある。

発明の目的

本発明の目的は、上記のような従来の問題を解 決するため、固体操像素子の場合には水平シェー デイングや融直 スメアによる疑似信号を抑圧し、 メモリ 第子の場合には α 翻による副動作を防止す ることが 可能な 半導体装置を提供することにある。 効期の総括的説明

本発明の半導体数量は、半導体数量の主要面像 駅において、その設置層を該要面層下の半導体層 と同時電影とし、かつ上記設面層の濃度を上記半 等体層の不純物濃度よりも高くすることに特徴が ある。 発明の実施例

第4回は、本発明の実施例を示す半導体装置の 断節図である。

類3回の従来の構造が高板向61と連線鬼形の ウエル何62を形成しているのに対して、本発明 では、類4回に対すように、並吸例71と同場 形で高濃度のウエル (P+)72を形成することに より、ウエル延抗を下げ、かつ動區スメアを抑圧 することができる。

の風ボテンシャル部に到避する酸化、 器直スメアという要似信号になる。しかし、本発明の半導体 鉄酸では、新 5 図に共すように、 ウェルア 2 の不 純物設度を基 板 7 1 よりも高くしてあるため、 次 式 で示すような 鬼子に対するボテンシャル酸酸 V P B が形成され、これによつて不数電荷の拡散 が抑圧される。

$$V_{PB} = \frac{KT}{q} \ell m \frac{n_P}{n_B} \cdots \cdots \cdots (1$$

ここで、kはボルツマン定数、Tは絶対監度、qは電荷装量、npはウエル層の不純物裂度、np は拡振の不純物級度である。

この V_{FB}は、大きな値である程、不要電荷の鉱 数を抑圧できるが、接合容量やトランジスタの基 板効果定数が大きくなる等の効果も発生するので、 これらとの素ね合いで領域11.12、つまり基 板1とウェル2の不純物製度を決定すればよい。

なお、上記の不要電荷の拡散を抑圧するための 抑圧効果 S は、次式で表わされる。 第4 國では、ウエル 7 2 の電位は同塚電形の系 板 7 1 を介して 級面より 直接とることができ、し たがつて 第3 図の 従来構造のような 横方向の 並抗 ほかなくなるため、 C R 時定数は 極小となり、 り エル電位変動を小さく、かつ 均一 にすることができる。

第5 図は、第4 図における A - A'上のポテンシャルを示す凶である。

範囲11が素板71の部分であり、範囲12が ウエル72の部分であり、範囲13が n * 拡 散 層 63の部分である。 n * 拡 散 層 03 はビデオ・パ イアエ Vy にリセットされており、差板71の電 位は Vw (適常はアース電位) に固定されている。

前述のように、カラー用箇体機像案子に有効な 可視光領域の光によつて変換された信号電荷は主 として表面に近い領域12,13で発生し、n+ 拡散層63の高ボテンシャル部に蓄積される。一 方、長数長の近赤外光領域の光によつて変換され た信号電响は、美裸くまで入射するため領域11 でも発生する。との電荷が拡散によって、領域11 でも発生する。との電荷が拡散によって、領域11

$$S = C \times e^{\frac{q V_{PB}}{kT}} \cdots \cdots \cdots (2)$$

ことで、Cは比例定数である。

本実施例では、約65 mVの電位障壁 VPB が形成されており、垂直スメアの抑圧効果Sは、障壁のない場合に比べて約3 係の値が得られる。

このように、第4図の構造を固体操像装置に適用すれば、ウェル電位の変動による水平シェーディングをなくすことができるとともに、 藤直 スメアによる製似信号を抑圧できる。

なお、第4図の構造の半導体装置をnMOSメモリに適用した場合にも、電位障壁によつてα線による電荷の拡散が抑圧されるので、誤動作が格段に減少する。

第6図は、本発明の他の実施例を示す半導体装置の断面構造図である。

高級度 P 形 シリコン 恭敬 2 0 (不納物 假度 ~ 10 1 cm - 以上)上 に 形成された P 形不純物 廣度 層 2 1 (例 えば、エピタキシャル成長法により形成)内に、本発明の同導電形ウェル 2 2 を形成す る。 ウエル 2 2 は不納物 機 度 層 2 1 より 4 高 機 度 の P 形 不 純物 層 で ある。

63~67 は、第4 図と何じであつて、それぞれソースおよびホトダイオードとなる n + 拡散 層 63、ゲート電 極用多結 品シリコン 64、ドレイリ用、n + 拡散 層 65、ゲート 酸化 図 66、およびフィールド酸 化図 67である。

斜7図は、本発明を適用した固体操像装置の回 終構成図である。

31はホトダイオード、32は垂直スイッチM OSトランジスタ、33は水平スイッチMOSト ランジスタ、34は出力板、35,36は垂直走 遊園路、水平地管園路である。

ホトダイオード・アレーが配置されるP形領域 37は、P形不純物層接面より高濃度のウエル内 に形成される必要があるが、他の領域38,39, 40は高機関領域37と同じ領域に形成してもよ く、あるいはP形不純物層表面に形成してもよく、 または別の高嚢質領域内に形成してもよい。

第8 図は、本発明の案子を適用した他の間体操 像装置の回路構成図である。

P形不動物層製面より高濃度のP形不動物層領域 4 1 円に、ホトダイオード・アレーを形成している。垂直走 差四點 領域 4 2、水平 拠出し 回路 (電 荷 転 送 来 子) 領域 4 4 2 8 4 2 1 と同じ領域 に形成してもよく、あるいは別の高濃度 P形不純物層に形成してもよい。

なお、第7回は、XYアドレス走搬形(MOS 方式)の固体操像鉄酸であり、第8回と約9回は 電荷転送形(CCD方式)の固体操像鉄酸である。 新9回は、本発明を通用したさらに他の固体操 像鉄能の固路構成図である。

41,42,44は第8図と同じであり、56 は増幅関数を内蔵した結合回路鎖級である。P形

不純物層装面により高激度のP形不純物層領域41 内に、ホトダイオード・アレーを形成する。

以上は臨体環像装置に本発明の半導体契置を適用した場合であるが、全く同じようにして、本発明をメモリ妥正にも適用することができる。

バッケージから放射されたα線がメモリ装盤の 高板内を走行すると、これが電荷に変換されて拡 放し、就出し線に流れ出てしまうが、半強明では、 メモリ審検部からπ+層への電荷の拡散を、高機 腰不純物層による電位障壁により抑圧するため、 供輸作が減少する。

たお、谷災施例では、P 影半導体基数を用いて n + 脳で n M O S トランジスタのソース・ドレイン を形成している場合を説明したが、 n 形半導体基 板を用いて P + 脳で P M O S トランジスタを形成す る ね合、つまり逆の拡荷 (正孔) を扱う關体機像 ※子やM O S メモリの場合でも、本発明の効果は 同一である。

発明の効果

以上説明したように、本発明によれば、装面層

をその直下の半導体層と同様電形にするとともに、 接面層機度をその半導体層の不純物設度よりも高 くしたので、結板を介して最前より電位電板を取 付けることができ、またボテンシャル障壁を形成 して促済の拡散を炉圧でき、固体接像素子に対し ては水平シェーデイング、勝直スメアを減少する ことができ、またメモリ架子に対しては、 の脚に よる顕動作を減少することができる。


4.図面の新進な説明


第1回は固体操像素子の原理説明図、第2図は 従来の固体操像装置の斜視図、第3回は水平シェ ーデイングの説明図、第4図は本流明の実施例を 示す半導体装置の新面構造図、第5回は第4回区 おけるA - A´上のポテンシャル図、第6回は本発 明の他の実施例を示す半海体設置の断面構造図、 第7回、第6回、第6回往それぞれ本発型 した固体接像装置の固路構成図である。

 触、4:ゲート電極用多結晶シリコン、5:ドレイン用 n + 拡散解、6:ゲート酸化膜、7:フィールド酸化腺


特閲昭59-34657(5) 1 図


特許出顧人 株式会社日立製作所 代 聖 人 弁理士 鼷 村 維 俊













第 8 図





46 9 EX

第1頁の続き ⑫発 明 者

尾崎俊文 国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

②発明者増原利明

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

